DIALOG(R)File 351:Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

010747115 **Image available**
WPI Acc No: 1996-244070/ 199625

XRPX Acc No: N96-204738

Field emission ultra thin display - has thin film formed on cathode electrode, to discharge electrons through detailed hole provided between pair of electrodes

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8096704 A 19960412 JP 94259125 A 19940928 199625 B

Priority Applications (No Type Date): JP 94259125 A 19940928

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 8096704 A 12 H01J-001/30

Abstract (Basic): JP 8096704 A

The particle discharge device is provided with a cathode electrode line (13) and a gate electrode line (14), with an insulation layer (15) formed inbetween. The two electrode lines are placed on a substrate (11). A detailed hole (20) is formed through the gate electrode and the insulation layer.

A thin film (16) consisting of a particle discharge substance is formed on the detailed hole provided on the upper layer of the cathode electrode. On application of a voltage, electrons are emitted from the particle discharge substance between the pair of electrodes, through the detailed hole.

ADVANTAGE - Ensures efficient emission of electrode with good directivity. Ensures uniform emission of current by giving low derive voltage. Improves reliability and life span of display device.

Dwg.4/21

Title Terms: FIELD; EMIT; ULTRA; THIN; DISPLAY; THIN; FILM; FORMING; CATHODE; ELECTRODE; DISCHARGE; ELECTRON; THROUGH; DETAIL; HOLE; PAIR; ELECTRODE

Derwent Class: V05

International Patent Class (Main): H01J-001/30

International Patent Class (Additional): H01J-009/02

File Segment: EPI

Manual Codes (EPI/S-X): V05-L01A3; V05-L05D1

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-96704

(43)公開日 平成8年(1996)4月12日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 1 J.	1/30	Z			
		С		•	•
	9/02	В	•		
			8		
				審査請求	未請求 請求項の数11 FD (全 12 頁)
(21)出願番号	· }	特頤平6-259125		(71)出顧人	000002185
•	· .		<u>.</u>		ソニー株式会社
(22)出願日		平成6年(1994)9月	128日	•	東京都品川区北品川6丁目7番35号
				(72)発明者	根岸 英輔
• •					東京都品川区北品川6丁目7番35号 ソニ
		•			一株式会社内
				(72)発明者	中田論
					東京都品川区北品川6丁目7番35号 ソニ
					一株式会社内
				(74)代理人	弁理士 逢坂 宏

(54) 【発明の名称】 粒子放出装置、電界放出型装置及びこれらの製造方法

(57)【要約】

【構成】第1の電極と第2の電極とが絶縁層15を介し互いに対向して設けられ、第2の電極及び絶縁層15をそれぞれ貫通する微小孔20が形成され、第1の電極と第2の電極との間に電圧を印加することによって電子が第1の電極側から微小孔20を通して放出して構成する電子放出装置又はこれを組み込んだ電界放出型装置において、第1の電極の構成材料よりも仕事関数が小さい電子放出物質からなる薄膜が、第1の電極と接した状態で微細孔20内に設けられている電子放出装置又は電界放出型装置。

【効果】電子放出能力とその方向性を良好とし、低電圧 駆動を可能にして放出される電流量の均質化を図り、し かも、高信頼性、長寿命であり、高精細、大型の極薄型 ディスプレイ装置にも十分対応可能な装置を提供でき ス



【特許請求の範囲】

【請求項1】 第1の電極と第2の電極とが絶縁層を介し互いに対向して設けられ、前記第2の電極及び前記絶縁層をそれぞれ貫通する微小孔が形成され、前記第1の電極と前記第2の電極との間に電圧を印加することによって所定の粒子が前記微小孔を通して放出されるように構成されている粒子放出装置において、前記第1の電極の構成材料よりも仕事関数が小さい粒子放出物質からなる薄膜が前記微小孔内に設けられていることを特徴とする粒子放出装置。

【請求項2】 互いに交差するカソード電極ラインとゲート電極ラインとが絶縁層を介して基体上に積層され、前記ゲート電極ライン及び前配絶縁層をそれぞれ貫通する微小孔が形成されていると共に、前配カソード電極ラインの構成材料よりも仕事関数が小さい電子放出物質からなる薄膜状の微小冷陰極が前記微小孔内に設けられ、電子放出源として構成された、請求項1に記載した粒子放出装置。

【請求項3】 粒子放出物質からなる薄膜が、絶縁層の 2分の1以下の厚みに設けられている、請求項1又は2 20 に記載した粒子放出装置。

【請求項4】 粒子放出物質の仕事関数が 3.0e V以下である、請求項1~3のいずれか1項に配載した粒子放出装置。

【請求項 5 】 粒子放出物質がダイヤモンドである、請求項 4 に記載した粒子放出装置。

【請求項 6】 微小孔がほぼ円形である、請求項 1 ~ 5 のいずれか 1 項に記載した粒子放出装置。

【請求項7】 微小孔がスリット状である、請求項1~ 5のいずれか1項に記載した粒子放出装置。

【請求項8】 請求項1~7のいずれか1項に記載した 粒子放出装置を具備する電界放出型装置。

【請求項9】 カソード電極ライン、ゲート電極ライン、微小孔付きの絶縁層及び前記微小孔内の薄膜状の微小冷陰極からなる第1のパネルと、複数色の発光体及びこれらの発光体がそれぞれ被着された電極からなる第2のパネルとによって電界放出型発光装置として構成された、請求項8に記載した電界放出型装置。

【請求項10】 発光体が螢光体である電界放出型ディスプレイ装置として構成された、請求項9に配載した電界 40 放出型装置。

【請求項11】 基体上に第1の電極を形成する工程と、この第1の電極を含む領域上に絶縁層を形成する工程と、この絶縁層上に第2の電極を形成する工程と、この第2の電極及び前記絶縁層をそれぞれ質通する微小孔を形成する工程と、前記第2の電極上に剥離層を形成する工程と、前記第2の電極上に剥離層を形成する工程と、しかる後に粒子放出物質を前記微小孔内に堆積させて前記粒子放出物質の薄膜を形成する工程と、前記剥離層と共にこの剥離層上の前記粒子放出物質を除去する工程とを有する、請求項1~10のいずれか1項に記載

した装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、粒子放出装置(例えば、極薄型のディスプレイ装置に使用して好適な電子放出源)、電界放出型装置(例えば、前記電子放出源を具備するディスプレイ装置)及びこれらの製造方法に関するものである。

[0002]

10 【従来の技術】従来、例えば極薄型のディスプレイ装置 としては、電界放出型カソードを電子放出源とする電界 放出型ディスプレイ (FED: Field Emission Displa y) が知られている。

【0003】公知のFEDでは、スクリーン内部に電子 放出源を設け、その各面素領域内に電子放出材料からな る多数のマイクロチップを形成し、所定の電気信号に応 じて対応する囲素領域のマイクロチップを励起すること により、スクリーンの螢光面を発光させている。

【0004】上記の電子放出源においては、帯状に形成された複数本のカソード電極ラインと、このカソード電極ラインの上部においてカソード電極ラインと交差して帯状に形成された複数本のゲート電極ラインとが設けられ、上記カソード電極ラインの上記ゲート電極ラインとの各交差領域がそれぞれ1個素領域として形成されている。

【0005】従来の電子放出源によれば、具体的には図11~図13に示すように、例えばガラス材からなる下部基板101 の表面上に帯状の複数本のカソード電極ライン103 が形成されている。

30 【0006】これらのカソード電極ライン103 には各接 統部 103 a を除いて絶縁層105 が成膜され、この上に各 カソード電極ライン103 と交差して帯状に複数本のゲー ト電極ライン104 が形成されていて、各カソード電極ラ イン103 と共にマトリクス構造を構成している。

【0007】さらに、各カソード電極ライン103 の接続 端部 103 a 及び各ゲート電極ライン104 の接続端部 104 a が制御手段107 にそれぞれ接続され、電気的に導通し ている。

【0008】 ここで、各カソード電極ライン103 の各ゲート電極ライン104 との各交差領域122 において、絶縁層105 には、カソード電極ライン103 からゲート電極ライン104 へ通じる孔径wの多数の円形の微細(小)孔12 がカソードホールとして形成され、これらの各孔内に電界放出型カソードとしてのマイクロチップ106 が数μm以下の微小サイズに設けられている。

工程と、しかる後に粒子放出物質を前記微小孔内に堆積 させて前記粒子放出物質の薄膜を形成する工程と、前記 剥離層と共にこの剥離層上の前記粒子放出物質を除去す る工程とを有する、請求項1~10のいずれか1項に記載 50 端部は、ゲート電極ライン104 に形成されている電子通 過用のゲート部 104bにほぼ位置している。

【0010】このように、各カソード電極ライン103の各ゲート電極ライン104との各交差領域122には、多数のマイクロチップ106が設けられて囲素領域が形成され、個々の囲素領域が1つの囲素(ピクセル)に対応している。

【0011】上記のように構成された電子放出源(電界放出型カソード)においては、制御手段107により所定のカソード電極ライン103及びゲート電極ライン104を選択し、これらの間に所定の電圧を印加することによっ10て、この印加電圧を対応する画素領域内の各マイクロチップ106に印加すると、各マイクロチップ106の先端からトンネル効果によって電子が放出される。なお、この所定の印加電圧値は、各マイクロチップ106がモリブデンからなっている場合、各マイクロチップ106の円錐体の先端部付近の電界の強さが10°~101°V/mとなる程度のものである。

【0012】このとき、この電子放出源が内蔵されたディスプレイ(FED)においては、所定の画素領域を励起することによって各マイクロチップ106から放出され 20た電子が、制御手段107によりカソード電極ライン103とアノード(螢光面パネルの透明電極)との間に印加された電圧によって更に加速され、ゲート電極ライン104とアノードとの間に形成された真空部を通って螢光面に到達する。そして、この電子線により螢光面から可視光が放出される。

【0013】ここで、図11においてこのディスプレイ装置の構成を説明すると、例えばR(赤)、G(緑)、B(青)の三原色の各番光体素子がITO(Indium Tin 0 xide: In及びSnの混合酸化物)等からなる透明電極100R、100G、100Bを介してストライプ状に配列されてカラー螢光面123が形成された光透過性の螢光面パネル114と、電界放出型カソードを有する電極構体115(電子放出源)が形成された背面パネル101とがシール材等により気密に封止され、所定の真空度に保持される。

【0014】 螢光面パネル114 と背面パネル101 とは、 その間隔を一定に保持するために所定の高さの柱(いわゆるピラー)110 を介して封止される。

【0015】このFEDによりカラー表示を行う方法としては、選択された交差部122の各カソードと一色の螢光体とを対応させる方法と、各カソードと複数の色の螢光体とを対応させるいわゆる色選別方法がある。この場合の色選別の動作を図14及び図15を用いて説明する。

【0016】図14において、螢光面パネル114の内面の複数のストライプ状の透明電極100上には各色に対応するR、G、Bの螢光体が順次配列されて形成され、各色の電極はそれぞれ赤色は3R、緑色は3G、青色は3Bの端子に集約されて導出されている。

【0017】対向する背面パネル101上には、上記した 50

ようにカソード電極103 及びゲート電極104 が直交してストライプ状に設けられ、マイクロチップ先端に10⁸ ~ 10¹⁰ V/mの電界がかかるようにカソード電極103 ーゲート電極104 間に電圧を印加すると、各電極の交差部12 2 に形成されたマイクロチップ(電界放出型カソード)106 から電子が放出される。

【0018】一方、透明電極100(即ち、アノード電極) とカソード電極103との間には 100~1000Vの電圧を印 加して、電子を加速し、螢光体を発光させる。図14の例 においては、赤色螢光体Rにのみ電圧を印加して、電子 を矢印eで示すように加速させた場合を示している。

【0019】このように、三端子化された各色R、G、Bを時系列で選択することによってカラー表示を行うことができる。各カソード電極列上のある一点のカソード、ゲート及びアノード(螢光体ストライプ)のNTSC方式での色選別タイミングチャートを図15に示す。

【0020】各カソード電極103を1 Hの周期で線順次 駅動させるときに、各色量光体R、G、Bに対しそれぞれ周期HのうちH/3ずつ+h Vの信号を与える一方、ゲート信号及びカソード信号をH/3 周期でゲート信号として+ α V、カソード信号として- α V \sim - β Vを同期してそれぞれ与え、ゲートカソード間電圧 V_{11} =+2 α Vのときに電子を放出して、H/3毎に選択されるR、G、Bの各量光体を発光させて色選別を行うことができ、これによりフルカラー表示を行うことができる。

【0021】しかしながら、本発明者が上記した電子放出源について検討を加えた結果、以下に述べるような欠点が存在することを突き止めた。

【0022】まず、図16に示すように、カソード電極103上の微細孔120内に配したマイクロチップ106がほば 絶縁層105の厚みに亘ってほぼ円錐体に形成されている ために、ゲート電極104ーカソード電極103間に電圧を 印加した際に等電位面E。はマイクロチップ106の円錐 面に沿って微細孔120内に形成されることになる。

【0023】ところが、マイクロチップ106から放出される電子eは等電位面Ecと直交して進行するので、孔120から放出される電子eの進路は大きく振れ、その振れ角θは±30度にもなってしまう。この結果、儀光面では、電子ピームeが所定の螢光体(例えば、隣接する緑色螢光体)に到達せず、不所望な螢光体(例えば、隣接する緑色螢光体)に到達し、ミスランディングを起こし易くなる。これでは、目的とする色の発光が得られず、ディスプレイの性能が損なわれ、その高精細化において問題となる。

【0024】しかも、上記した電子放出源においては、各マイクロチップ106から放出される電子の最(即ち、電流量)がばらつき、不均質なものとなり易い。このため、このようなディスプレイ装置はスクリーン上に生じる光輝点が不均質となり、非常に目障りなものとなる。

【0025】また、上記した電子放出源は、金属粒子等

により、マイクロチップ106 とゲート電極ライン104 と が接続されてカソード電極ライン103 とゲート電極ライ ン104 とが短絡し、マイクロチップ106 が破壊される場 合があることが分かった。これに加えて、ゲート電極ラ イン104 と螢光面114 との間の高真空領域130 に存在す るイオンがマイクロチップ106 をスパッタし、ディスプ レイとしての寿命を縮めることもある。

【0026】上記の短絡によるマイクロチップ106 の破 壊について、図17~図21に示す製造工程で説明すると、 まず図17に示すように、ガラス等からなる下部基板101 上にニオビウム等を材料として厚さ約2000人程度の導体 膜を成膜し、その後、写真製版法及び反応性イオンエッ チング法により、この導体膜をライン形状にパターニン グしてカソード電極103 とする。

【0027】そして、絶縁層105(例えば、二酸化珪素) をスパッタリング又は化学蒸着法により上記導体膜上に 成膜し、この絶縁層105 上にゲート電極材料(例えば、 ニオピウム)を成膜し、その後、写真製版法及び反応性 イオンエッチング法によりこの導体膜をカソード電極ラ イン103 と交差するようなゲート電極ライン104 に加工 20 する。しかる後、ゲート電極ライン104 及び絶縁層105 を貫通する円形の微細孔120 を写真製版法及び反応性イ オンエッチング法により形成する。

【0028】その後、図18に示すように、剥離層124(例 えば、アルミニウム)を電子放出源の主面部に対して斜 め方向から真空蒸着により成膜する。

【0029】そして、図19に示すように、微細孔120 中 のカソード電極103 上にモリブデンを円錐形に蒸着法に より堆積させ、マイクロチップ106 を形成する。このと き、剥離層124 上にモリブデン106 が堆積するが、この 30 堆積の進行に伴って孔120 の上方が堆積モリプデンによ り徐々に閉じられ、これと同時にマイクロチップ106が 円錐状に堆積する。

【0030】次いで、図20に示すように剥離層124 を溶 解することにより、剥離層124 上のモリブデン106 を剥 離し、除去(リフトオフ)し、図13に示した如き構造を 作製する。

【0031】しかし、このリフトオフ時等に生じた金属 片125 等がマイクロチップ106 とゲート電極ライン104 との間に付着し、これらを短絡する。このため、作動時 40 にカソード103 ーゲート104 間に電圧を印加し、この電 圧を上げていった場合に、マイクロチップ106 は非常に 高温になり、ついには耐えきれないほどの温度となる。

【0032】この結果、図21に示すように、マイクロチ ップ106 自体と、その周りの半径数十μmに亘る領域の ゲート104 やカソード103 までも矢印126 のように溶断 され、破壊を生じてしまう。これでは、かなりの領域が 動作しなくなり、有効な領域が減少してしまう。

[0033]

【発明が解決しようとする課題】本発明の目的は、上記 50 置の長寿命化が可能である。

したような従来技術の欠点を解決し、電子等の放出能力 とその方向性を良好とし、低電圧駆動を可能にして、放 出される電流量の均質化を図り、しかも、高信頼性、長 寿命であり、高精細、大型の極薄型ディスプレイ装置に も十分対応可能な粒子放出装置、電界放出型装置及びこ れらの製造方法を提供することにある。

[0034]

【課題を解決するための手段】即ち、本発明は、第1の 電復(例えば、後述のカソード電極13) と第2の電極 (例えば、後述のゲート電極14) とが絶縁層(例えば、 後述のSiO』層15)を介し互いに対向して設けられ、 前配第2の電極及び前記絶縁層をそれぞれ貫通する微小 孔 (例えば、後述のほぼ円形又はスリット状の微細孔又 はカソードホール20)が形成され、前配第1の電極と前 記第2の電極との間に電圧を印加することによって所定 の粒子(特に電子)が前記第1の電極側から前記微小孔 を通して放出されるように構成されている粒子放出装置 (例えば、電界放出型カソード) において、前記第1の 電極の構成材料よりも仕事関数が小さい粒子放出物質か らなる薄膜 (例えば、後述のダイヤモンド薄膜16) が前 記微小孔内に設けられていることを特徴とする粒子放出 装置に係るものである。

【0035】本発明による粒子放出装置は、電子の如き エネルギー粒子を放出するための微小孔内において、第 1 の電極に接して仕事関数の小さい粒子放出物質を薄膜 に設けているので、第1の電極と第2の電極との間に電 圧を印加した際に等電位面が上記薄膜に沿って平坦に形 成されることになる。従って、この平坦な等電位面に対 して直交して進行する粒子は、上記微小孔から対象物 (例えば螢光体面)へかなり揃った方向性を以て進行す るため、常に目的とする対象物に到達することができ、 ミスランディングを大きく減少させることができ、高精 細化が可能となる。

【0036】また、上記薄膜を構成する粒子放出物質の 仕事関数が第1の電極の構成材料よりも小さいので、粒 子の放出のために第1の電極と第2の電極との間に印加 する電圧を低減することができ、低電圧駆動で必要な放 出量を安定して得ることができる。

【0037】また、粒子を放出する部分を上記の薄膜と しているので、この薄膜を形成する際、例えば上述した 蒸着後のリフトオフによって仮に金属片が生じても、薄 膜と第2の電極との間が十分離れているためにこれらの 間に金属片が付着して短絡が生じることがない。この結 果、印加電圧を上昇させた場合に電極が溶断されること はなく、信頼性の良い動作を行わせることができる。

【0038】更に、粒子を放出する部分が上記薄膜であ るため、マイクロチップ先端のように 1 点にイオンが集 中することがなく、高真空領域に存在するイオンが薄膜 に到達してこれをスパッタする割合が激減するから、装

【0039】本発明による粒子放出装置は、具体的に は、互いに交差する(交差領域は画素領域となる)カソ ード電板ラインとゲート電板ラインとが絶縁層を介して 基体上に積層され、前記ゲート電極ライン及び前記絶縁 層をそれぞれ貫通する微小孔が形成されていると共に、 前記カソード電極ラインの構成材料よりも仕事関数が小 さい電子放出物質からなる薄膜状の微小冷陰極が前記微 小孔内に設けられ、電子放出源として構成されるのが望 ましい。

【0040】また、上記した粒子放出物質からなる薄膜 10 が、絶縁層の2分の1以下の厚みに設けられているのが よく、例えば、絶縁層が1 µm厚であれば、薄膜は5000 A以下の厚みを有している。この薄膜の厚みは、上記し た本発明の作用効果を有効に発揮できるように設定する のがよく、また、蒸着量等によって制御可能である。

【0041】上記した粒子放出物質の仕事関数は、第1 の電極の構成材料の仕事関数よりも小さいことが必須不 可欠であり、 3.0e V以下であることが望ましく、 2.0 e V以下が更によい。これは、両電板(第1の電極及び 第2の電極)間の印加電圧を低くし、特に数10Vでも必 20 要な電流量を得、例えばディスプレイ用として十分に動 作可能となるからである。なお、第1の電極の構成材料 としては、Nb (仕事関数4.02~4.87eV)、Mo (仕 事関数4.53~4.95eV)、Cr(仕事関数 4.5eV)等 が挙げられる。

【0042】こうした粒子放出物質としては、ダイヤモ ンド (特にアモルファスダイヤモンド: 仕事関数 1.0e V以下)がよい。薄膜がアモルファスダイヤモンド薄膜 である場合には、5×10' V/m以下の電界の強さでデ ィスプレイとして必要な電流量を得ることができるの で、一層の低電圧駆動が可能となる。

【0043】また、こうしたアモルファスダイヤモンド 薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か ら放出される電流量の均質化を図ることができる。そし て、アモルファスダイヤモンド薄膜は化学的に不活性で あり、イオンによりスパッタリングされにくいので、安 定なエミッションを長い時間維持できる。

【0044】ダイヤモンド以外に使用可能な粒子放出物 質としては、LaB。(仕事関数2.66~2.76 e V)、B aO (仕事関数 1.6~2.7 eV)、SrO (仕事関数1. 25~1.6 eV)、Y2 O3 (仕事関数 2.0eV)、Ca O (仕事関数 1.6~1.86 e V) 、BaS (仕事関数2.05 eV)、TiN(仕事関数2.92eV)、ZrN(仕事関 数2.92 e V) 等が挙げられる。

【0045】こうした粒子放出物質は、既述したマイク ロチップ106 の構成材料であるモリブデン(仕事関数 4.6cV) 等に比べて仕事関数がかなり小さいことが特 徴的である。なお、この仕事関数は 3.0e V以下とする のが望ましいが、これは両電極間の印加電圧との相関性 で決めることができ、仕事関数が小さめである場合は印 50 である。

加電圧を低くでき (例えば、仕事関数を 2.0e V以下と すれば印加電圧は 100V以下にでき)、或いは仕事関数 が大きめである場合は印加電圧を高くすればよい。

【0046】本発明はまた、上記した電界放出型カソー ド等の電子放出源の如き粒子放出装置を具備する電界放 出型装置、例えば、そうした粒子放出装置と、上記した 螢光面パネルの如く粒子が入射する発光用等の装置との 組み合わせで構成される電界放出型装置も提供するもの である。また、放出される粒子は通常は電子であるが、 必ずしも電子に限られるものではなく、他の素粒子も対 象としてよい。

【0047】こうした電界放出型装置としては、カソー ド電極ライン、ゲート電極ライン、微小孔付きの絶縁層 及び前記微小孔内の薄膜状の微小冷陰極からなる第1の パネルと、複数色の発光体及びこれらの発光体がそれぞ れ被着された電極からなる第2のパネルとによって構成 された電界放出型発光装置が挙げられる。この場合、発 光体が螢光体である電界放出型ディスプレイ装置 (FE D) として構成することができる。

【0048】本発明による粒子放出装置及び電界放出型 装置は、基体(例えば、後述のガラス基板11)上に第1 の電極 (例えば、後述のカソード電極13) を形成する工 程と、この第1の電極を含む領域上に絶縁層(例えば、 後述のSiO2層15)を形成する工程と、この絶縁層上 に第2の電極 (例えば、後述のゲート電極14) を形成す る工程と、この第2の電極及び前記絶縁層をそれぞれ貫 通する微小孔(例えば、後述のほぼ円形又はスリット状 の微細孔又はカソードホール20) を形成する工程と、前 記第2の電極上に剥離層(例えば、後述のアルミニウム 層24) を形成する工程と、しかる後に粒子放出物質(例 えば、ダイヤモンド)を前記微小孔内に堆積させて前記 粒子放出物質の薄膜(例えば、後述のダイヤモンド薄膜 16) を形成する工程と、前記剥離層と共にこの剥離層上 の前記粒子放出物質を除去する工程(リフトオフ)とを 有する方法を経て製造するのが望ましい。

【0049】この製造方法によれば、粒子放出物質の薄 膜を成膜するに際し、その薄膜の厚み分(望ましくは、 絶縁層の厚みの1/2以下)だけ堆積させればよいの で、既述したマイクロチップのように高さや形状を高精 度にして形成する必要はなく、また、微小孔内の堆積膜 以外に堆積した粒子放出物質を剥離層と共にリフトオフ し易くなり、このリフトオフ時に仮に金属片が生じても 薄膜が薄いために金属片がカソードーゲート間に接触し て短絡することはない。

[0050]

【実施例】以下、本発明の実施例を説明する。

【0051】図1~図9は、本発明を電子放出源(電界 放出型カソードを含む電極構体)及び極薄型のディスプ レイ装置 (FED) に適用した第1の実施例を示すもの 20

【0052】本実施例によるディスプレイ装置は、図11 に示したものと同様に、図1に示す電子放出源(電界放 出型カソードを含む電極構体25)と、真空部を介して電 子放出源に対向したアノードとなる螢光面パネルとの組 み合わせによって構成され、既述したようにしてディス プレイ動作を行うものである。

【0053】電子放出源においては、その要部を縦断面 で表す図1(更には、固素領域を平面的に表す図2)に 示すように、例えばガラス材からなる下部基板11の表面

【0054】これらのカソード電極ライン13上には、各 接続端部13aを除いて絶縁層15が成膜され、その上に各 カソード電極ライン13と領域22で交差して帯状の複数本 のゲート電極ライン14が形成され、各カソード電極ライ ン13と共にマトリクス構造を構成している。

【0055】さらに、各カソード電極ライン13の接続端 部13a及び各ゲート電極ライン14の接続端部14aが制御 手段(図13の107 と同様のもの)にそれぞれ接続され、 電気的に導通している。

【0056】ここで、絶縁層15にはカソード電極ライン 13からゲート電極ライン14へ通じる孔径wの多数の円形 の数細(小)孔20がカソードホールとして形成され、こ れらの各孔内に電界放出型カソードとしての薄膜16が50 00A以下(例えば2000A)の厚みに設けられている。

【0057】これらの各薄膜16は、仕事関数がカソード 電極ライン13よりも小さい電子放出材料、例えばアモル ファスダイヤモンドの薄膜からなっていて、後述の方法 によって微細孔16内に容易に成膜できる。

【0058】なお、螢光面パネル側の基板は、その一主 30 面である下面部において上記真空部を介して上記電子放 出源の主面部と対向して設けられている。 この上部基板 の下面部には、螢光面が塗布され、各カソード電極ライ ン13とそれぞれ平行な帯状の螢光面が形成されている。

【0059】上記電子放出源においては、上記制御手段 により所定のカソード電極ライン13及びゲート電極ライ ン14を選択し、これらの間に所定の電圧を印加すること によって、対応する画素領域内の各微細孔20内の薄膜16 に所定の電界がかかると、各級細孔20内の薄膜16からト ンネル効果によって電子が放出される。

【0060】このとき、上記電子放出源が内蔵されたデ ィスプレイ装置において、所定の闽素領域を励起するこ とによって各後細孔20内の薄膜16から放出された電子が 上記制御手段によりカソード電極ライン13とアノードで ある上部基板との間に印加された電圧によって更に加速 され、ゲート電極ライン14と上記上部基板との間に形成 された真空部30を通って螢光面に到達する。そして、こ の電子線により螢光面から可視光が放出される。

【0061】ここで、図3に示すように、カソード電極

厚に形成されていてその上面16Aがフラットであるため に、ゲート電極14-カソード電極13間に電圧を印加した 際に等電位面E。 は薄膜16の面に沿ってほぼフラットに 微細孔20内に形成されることになる。

10

【0062】従って、蒋膜16から放出される電子eは等 電位面E。と直交して進行するので、孔20から放出され る電子eは進路があまり振れることなく、真空部(高真 空領域)30を通して所定の螢光体(例えば赤色螢光体) に到達し、ミスランディングを起こすことはない。 この 上に帯状の複数本のカソード電極ライン13が形成されて 10 結果、常に目的とする色の発光が得られ、ディスプレイ の性能が向上し、高精細化が可能となる。

【0063】しかも、上記した電子放出源においては、 ゲート電極ライン14及び絶縁層15を貫通する多数の円形 の微細孔20内に薄膜16の微小冷陰極が形成され、これが カソード電極ライン13と電気的に接続されている構成を 有し、薄膜16がアモルファスダイヤモンド等の如く仕事 関数がカソード電極13よりも小さい材料からなっている ので、カソード電極13-ゲート電極14間に印加する電圧 を低くしても(数10V以下でも)放出される電子の量 (即ち、電流量) が安定して得られる。

【0064】この場合、薄膜16が特にアモルファスダイ ヤモンドである場合、微小冷陰極自体が抵抗体であるた め、各級細孔20内の薄膜16から放出される電流量が均質 化される。この結果、ディスプレイ装置のスクリーン上 に生じる光輝点が均質となり、見栄えが非常に良好なも のとなる。

【0065】更に、アモルファスダイヤモンド薄膜は化 学的に不活性であり、マイクロチップ先端部のように 1 点にイオンが集中することはなく、真空部30に生じるイ オンによってもスパッタリングされ難いので、安定なエ ミッションを長い時間維持できる。こうしたスパッタリ ングについては、薄膜16自体が薄くて微細孔20の底面に 存在しているために、薄膜16はスパッタリングされ難い 構造となっている。

【0066】更に、電子を放出する部分を上記の蒋膜16 としているので、この薄膜を形成する際、後述する蒸着 後のリフトオフによって仮に金属片が生じても、薄膜16 とゲート電極14との間が十分離れているためにこれらの 間に金属片が付着して短絡が生じることがない。この結 40 果、印加電圧を上昇させた場合に電極が溶断されること はなく、信頼性の良い動作を行わせることができる。

【0067】次に、本実施例によるディスプレイ装置を 構成する電子放出源(電界放出型カソードを含む電極構 体25)の製造方法の一例を図4~図9について説明す

【0068】まず、図4に示すように、ガラス等からな る下部基板11上にニオブ、モリブデン又はクロム等の導 体材料を厚さ約2000A程度に成膜し、その後、写真製版 法及び反応性イオンエッチング法(例えばCl2とO2 ライン13.kの微細孔20内に配した薄膜16が非常に薄い膜 *50* との混合ガス使用)によりこの導体膜をライン形状に加

る.

エし、カソード電極ライン13を形成する。

【0069】次いで、図5に示すように、絶縁層15、例えば二酸化珪素(S10。)をスパッタリング又は化学蒸着法(CVD)によりカソード電極ライン13を含む面上に厚さ1μm程度に成膜し、更に、絶縁層15上にゲート電極材料14、例えばニオブ又はモリブデンを厚さ2000 A程度に成膜する。

【0070】次いで、図6に示すように、写真製版法及び反応性イオンエッチング法により、このゲート電極材料膜をカソード電極ライン13と交差するようなライン形 10 状のゲート電極ライン14に加工する。そして、ゲート電極ライン14と絶縁層15を貫通する円形の微細孔20を写真製版法及び反応性イオンエッチング法(例えば、CHF」とCH2 F2 との混合ガス使用)により形成する。

【0071】次いで、図7に示すように、ゲート電極14をマスクにして微細孔20に面する絶縁層15をウエットエッチング(等方性エッチング:例えば、弗化アンモニウムを緩衝剤として添加したフッ酸を使用)でオーパーエッチングし、これによって微細孔20を拡張すると共に、ゲート電極14にオーパーハング部14Aを形成する。

【0072】次いで、図8に示すように、剝離層24、例 えばアルミニウム又はニッケルを電子放出源の主面部に 対して斜め方向から真空蒸着により成膜する。

【0073】次いで、図9に示すように、微細孔20内の 導体部(カソード電極13)上に薄膜16、例えばアモルフ アスダイヤモンド薄膜16の微小冷陰極を例えば化学蒸着 法(CVD)により厚さ2000A程度に成膜する。このC VDで使用する反応ガスはCH、とH2との混合ガス、 又はCOとH2との混合ガスであり、この反応ガスの熱 分解によってダイヤモンド薄膜16を堆積させる。

【0074】次いで、剥離層24を溶解することにより、この剥離層24上に堆積した微小冷陰極材16を剥離し、除去(リフトオフ)する。これによって、図1に示した如く、微細孔20内に微小冷陰極16を選択的に形成した電極構体25(電子放出源)を完成する。

【0075】このように、上記した製造方法によって、電子放出物質の薄膜16を成膜するに際し、その薄膜16の 厚みは絶縁層15に比べてずっと薄く、その厚み分は容易 に堆積可能であるので、既述したマイクロチップのよう に高さや形状を高精度にして形成する必要はなく、ま 40 た、微細孔20内の堆積膜以外に堆積した電子放出物質を 剥離層24と共にリフトオフし易くなる。

【0076】しかも、このリフトオフ時に仮に金属片が生じても薄膜16が薄いために、カソード13-ゲート14間が十分に離れており、これらの間に金属片が接触して短絡することはない(但し、上記に例示したダイヤモンド等の仕事関数の小さい物質はいずれも絶縁体であって短絡を生じることもない)。この結果、カソード13-ゲート14間の印加電圧を上昇させた場合に電極が溶断されることはなく、信頼性の良い動作を行わせることができ50

【0077】なお、図9に示した溶膜16の堆積時には、 ゲート電極14のオーパーハング部14Aの存在によって、 微細孔20内において堆積膜16が絶縁層15の内壁面に付着 すること(従って、ゲート電極14と薄膜16が接触するこ

12

と)を防止でき、薄膜16による電子放出性能を良好にできる。また、オーパーハング部14Aはあまり突出させないことによって、ゲート電極14の機械的強度も保持できる。

【0078】図10は、本発明の第2の実施例による電子 放出源(電極構体25)を示すものである。

【0079】この第2の実施例による電子放出源は、上配の第1の実施例による電子放出源とほぼ同様の構成を有するが、微細孔20の形状がスリット状であることが異なっている。

【0080】即ち、本実施例による電子放出源においては、ゲート電極ライン14及び絶縁層15を資通して多数のスリット状の微細孔20が形成され、これらの微細孔20内に薄膜16の微小冷陰極が形成されてカソード電極ライン2013と電気的に接続されている。

【0081】薄膜16がアモルファスダイヤモンドからなる場合、上述したように低電圧駆動が可能となり、また、微小冷陰極自体が抵抗体であるから、各微細孔20内の薄膜16から放出される電流量が均質化される。さらに、アモルファスダイヤモンド薄膜16は化学的に不活性であり、スパッタリングされ難いので、安定なエミッションを長い時間維持できる。

【0082】本実施例では、微細孔20がスリット状であるが、微小冷陰極の薄膜16の表面での電界強度は上述し 30 た第1の実施例による円形の微細孔の場合とほとんど等しいので、ほぼ同一電圧で駆動できる。このスリット状の微細孔20は、円形の微細孔の場合と比較して、エミッション領域(電子放出面積)が大きいので、同一電圧で駆動しても、より大きな電流密度が得ることができる。

【0083】以上、本発明の実施例を説明したが、上述の実施例は本発明の技術的思想に基いて更に変形が可能である。

【0084】例えば、上述した薄膜16、カソード電極13 等の材質や厚み、その成膜方法等は種々変化させてよい。成膜方法には、上述したCVDだけでなく、レーザアプレーション法(レーザ光照射によるエッチング現象を利用した堆積法:ダイヤモンド薄膜の場合はターゲットはグラファイトが使用可能)、スパッタ法(例えばArガスを用いたスパッタリング:ダイヤモンド薄膜の場合はターゲットはグラファイトが使用可能)等がある。

【0085】また、上述した電子放出源は、FEDに好適であるが、対向する螢光面パネルの構造や各部のパターン及び材質等は上述したものに限られず、また、その作製方法も種々採用できる。

50 【0086】なお、上述した電子放出顔の用途は、FE

--43--

D又はそれ以外のディスプレイ装置に限定されることは なく、真空管(即ち、カソードから放出される電子流を ゲート電極(グリッド)によって制御し、増幅又は整流 する電子管)に使用したり、或いは、カソードから放出 される電子を信号電流として取り出すための回路素子 (これは、上述したFEDの螢光面パネルに光電変換素 子を取付け、螢光面パネルの発光パターンを光電変換素 子で電気信号に変換する光通信用の素子も含まれる。) 等にも応用可能である。

[0087]

【発明の作用効果】本発明によれば、上述した如く、第 1の電極と第2の電極とが絶縁層を介し互いに対向して 設けられ、前配第2の電極及び前配絶縁層をそれぞれ貫 通する微小孔が形成され、前配第1の電極と前配第2の 電極との間に電圧を印加することによって所定の粒子が 前記第1の電極側から前記微小孔を通して放出されるよ うに構成されている粒子放出装置において、前記第1の 電極の構成材料よりも仕事関数が小さい粒子放出物質か らなる薄膜が前記微小孔内に設けられているので、前記 第1の電極と前記第2の電極との間に電圧を印加した際 20 に等電位面が前記薄膜に沿って平坦に形成されることに なる。従って、この平坦な等電位面に対して直交して進 行する粒子は、前記微小孔から対象物(例えば螢光体 **面)へかなり揃った方向性を以て進行するため、常に目** 的とする対象物に到達することができ、ミスランディン グを大きく減少させることができ、高精細化が可能とな

【0088】また、前記薄膜を構成する粒子放出物質の 仕事関数が前配第1の電極の構成材料よりも小さいの で、粒子の放出のために前記第1の電極と前記第2の電 30 極との間に印加する電圧を低減することができ、低電圧 駆動で必要な放出量を安定して得ることができる。この 場合、前記微小孔の薄膜が抵抗体であると、微小孔内の 薄膜から放出される粒子量を均質化できる。

【0089】また、粒子を放出する部分を前配薄膜とし ているので、この薄膜を形成する際、例えば蒸着後のリ フトオフによって仮に金属片が生じても、前記薄膜と前 配第2の電極との間が十分離れているために、これらの 間に金属片が付着して短絡が生じることがない。この結 果、印加電圧を上昇させた場合に電極が溶断されること 40 状況を示す機略断面図である。 はなく、信頼性の良い動作を行わせることができる。

【0090】更に、粒子を放出する部分が前記薄膜であ るため、マイクロチップ先端のようにイオンが1点に集 中することはなく、高真空領域に存在するイオンが薄膜 に到達してこれをスパッタする割合が激減するから、装 置の長寿命化が可能である。この場合、微小孔の薄膜は 化学的に不活性であってスパッタリングされにくい材質 で形成すれば、一層安定なエミッションを長い時間維持 できる。

【図面の簡単な説明】

14 【図1】本発明の第1の実施例による電子放出源の概略 断面図である。

【図2】同電子放出額の一部分の拡大平面図である。

【図3】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図4】同電子放出源の製造工程の一段階を示す概略断 面図である。

【図 5】 同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図6】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図7】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図8】 同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図9】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図10】本発明の第2の実施例による電子放出源の部分 断面の概略図である。

【図11】従来の電子放出源を適用したディスプレイ装置 の一部分の分解断面斜視図である。

【図12】同電子放出源の一部分の拡大断面斜視図であ る。

【図13】同電子放出源の概略断面図である。

【図14】同ディスプレイ装置におけるR、G、B三端子 の切り換えによる色選別を説明するための一部分の概略 断面図である。

【図15】同色選別時のタイミングチャートである。

【図16】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図17】同電子放出源の製造工程の一段階を示す概略断 面図である。

【図18】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図19】同電子放出源の製造工程の他の一段階を示す概 略断面図である。

【図20】同電子放出源の製造工程の更に他の一段階を示 す概略断面図である。

【図21】同電子放出源の製造工程において溶断が生じる

【符号の説明】

11・・・下部基板

13・・・カソード電極ライン

14・・・ゲート電極ライン

15・・・絶縁層

16・・・薄膜

20・・・微細孔 (カソードホール)

22・・・交差領域

24・・・剥離層


50 25・・・電子放出源 (電極構体)


30・・・真空部 e・・・電子


E・・・等電位面 R、G、B・・・各色の螢光体


[図1]


[図2]
















[図6]














[図17]




【図19】



【图16】



【図18】



[図20]

